01 / MEMORY · v0.1.0
Cache Simulator
把地址变成可观察的路径。逐步检查命中、装入和组内 LRU 替换。
- 直接映射、组相联与全相联
- Tag / Set Index / Block Offset 拆分
- 精确计数、访存记录与命中率
单层、只读、冷 Cache；不预测真实硬件性能。
进入 Cache 实验 ↗从抽象规则，
走向可观察的系统。
选择实验，改变参数，逐步检查结果。两个实验均可离线运行，输入只留在当前页面。
02 / INSTRUCTION · v0.1
Instruction Encoding
观察有限指令字中的编码空间，理解前缀分配、扩展与冲突。
- 三地址到零地址的层次化推导
- 按数量分配与手动操作码
- 冲突检测、小位宽空间枚举
固定字长、等长地址字段的教学模型；不是通用 ISA 模拟器。
进入指令编码实验 ↗01 / TRY
先看默认案例。
Cache：逐步执行默认 8 次访问，观察第 4 步的替换，最后应有 2 次命中。指令编码：默认 16 位示例填满 65,536 个指令字，再尝试减少一类指令数量。
02 / VERIFY
让结果有依据。
Cache 使用公开参考结果和独立的反向历史模型核验。指令编码对小位宽的真实位串空间进行独立穷举，而不只重复同一公式。
03 / KNOW THE LIMIT
模型有明确边界。
这些是系统概念实验，不是硬件性能预测或完整处理器。输入有资源上限；不主动保存会话；刷新重置，返回行为由浏览器决定。
CS Systems Lab v0.2.0
Cache v0.1.0 / Instruction Encoding v0.1
固定版本集成，保留原算法与测试。本站只提供导航和承载界面。